目前用上3nm工藝的只有蘋果的A17 PRO芯片，并且隨著臺積電積極擴大3nm制程工藝的產能，代工龍頭將在明年全面鋪開N3E工藝，更先進的工藝在產能和成本上進一步取得突破。

不過臺積電的野心遠不止于此，據外媒tomshardware報道，晶圓代工大廠臺積電在IEDM大會上分享了其最新的Roadmap，計劃在2030年推出1nm級的A10制程，實現單個芯片上集成200億個晶體管，并依托于先進封裝技術，實現單個封裝上集成1萬億個晶體管的目標。

具體來說，根據臺積電的計劃，首先會在2025年量產2nm級的N2制程，2026年左右量產N2P制程，屆時將會采用新的通道材料、EUV、金屬氧化物ESL、自對齊線w/Flexible Space、低損傷/硬化Low-K&新型銅填充等技術。

將實現單顆芯片集成超過1000億個晶體管，同時借助先進的3D封裝技術，實現單個封裝集成超過5000個晶體管。

在2027年之后，臺積電還將量產1.4nm級的A14制程，2030年將量產1nm級的A10制程，實現單芯片集成超過2000億個晶體管，借助3D封裝技術，實現單個封裝內集成超過1萬億個晶體管。

至于隔壁的三星，在去年實現第一代3nm制程工藝3nm GAA的量產，并且有消息稱，三星將在2024年量產MBCFET架構的第二代3nm工藝3GAP，在原有的SF3E基礎上做進一步的優化，之后還會有性能增強型的SF3P（3GAP+），更適合制造高性能芯片。

光有3nm還不夠，三星希望能搶先一步臺積電實現量產2nm，以速度壓倒對方，從而在新一代制程節點上獲得競爭優勢。目前臺積電和三星已經開始了2nm工藝的研發和競爭，雙方都計劃在2025年開始量產2nm工藝芯片。

但是兩家的工藝技術并不相同，臺積電的2nm工藝將繼續使用FinFET晶體管結構，但采用了新的Nanowire技術，可以進一步縮小晶體管的尺寸和間距。三星的2nm工藝將沿用GAA晶體管結構，但采用了新的MBCFET技術，可以提高晶體管的性能和穩定性。

總的來說，臺積電的技術還是要優于三星的技術，至于國產芯片嘛，在制程上與國際差距還比較大，但在其他方面也有不少優勢和潛力。我們還需要堅持研發，不斷提升芯片的良率與工藝，才能不斷縮短與國外先進技術的差距，甚至超越它們。