6月初的臺北電腦展上，AMD正式發布了基于新一代Zen 5架構的銳龍AI 300系列筆記本處理器、銳龍9000系列桌面處理器，均將在7月份上市。

當時，AMD比較罕見地大方公布了具體型號命名、規格參數(隔壁的Lunar Lake還只有架構和技術)，不過關于新的CPU/GPU/NPU架構并沒有講太多，桌面上的新一代主板芯片組也只說了一個大概，算是留了一些懸念。

上周，AMD特意在美國舉辦了一場Zen 5 Tech Day技術活動，終于揭開了新架構的神秘面紗，并公布了更多性能數據、技術特性，尤其是新的處理器與內存超頻。

至于確切的上市時間，銳龍AI 300筆記本是7月28日，銳龍9000系列是7月31日。

【Zen 5架構：整體加寬加大、獨享Intel秘笈】

Zen架構誕生于2017年，相比于此前的推土機架構IPC大幅提升52％，遠超當初設定的40％目標，在整個微處理器歷史上都是極為罕見的進步。

7年來，Zen架構不斷深入打磨，如今已經演化到第五代，是一次相當大幅度的變革，包括增加每時鐘周期指令數、拓展指令分派與執行帶寬、翻倍緩存數據帶寬、AI加速等等。

CPU架構設計是一個極為復雜的工程，哪怕是個升級版本。

Mike Clark已經在AMD工作了31年之久，如今是AMD院士、芯片設計工程師，也是歷年來Zen架構研發的靈魂人物，被稱為“Zen之父”(Father of Zen)、“Zen老爹”(Zen Daddy)。

他動情地表示，人們往往意識不到CPU架構設計有多難，需要多么漫長的時間，比如Zen 5的研發，就是全球多地大量的設計、驗證、軟件等團隊多年來全身心投入的心血結晶，它甚至已經融入了大家的血液之中，很多人吃飯甚至做夢的時候都想著它，而最終看到自己的努力開花結果，是一件相當了不起的事情。

Zen 5的三位設計師，左一為Mike Clark

接下來我們就看看Zen 5架構在不同模塊的變化，當然我們只能大略地講一講高級層面的，不涉及太深入的細節。

其實，現代CPU架構都有著成熟的體系，整體可分為前端、后端兩大部分，細分包括指令預取與解碼、整數執行、浮點執行、載入存儲、緩存等不同單元模塊。

除非出現完全顛覆性的計算體系，CPU架構設計師要做的，就是根據預設目標，確定不同單元模塊的規格規模，然后有機地組合為一個整體，發揮出最大效率，既不能造成浪費，也不能出現瓶頸。

就像一條水渠或者水管，一般情況下自然是水流量越大越好，但也不能一味地加寬加粗，從源頭到末端要整體協調一致，既不能讓水不夠了，也不能讓水堵住了，講究的就是一個平衡。

Zen 5的整體思路就是適當放大規模，很多地方甚至翻番，比如前端部分改成了雙預取、雙解碼流水線，可以更高效地處理各種負載，打個比方就是源頭水閘更開放，能釋放的水流量更足。

同時，分支預測也做了極大提升，吞吐量更大，精度更高，延遲更低，而且指令緩存的延遲和帶寬同樣得到了提升，就像是水渠也更寬敞了，面對更多的水流不會出現溢出情況。

整數執行單元加寬了指令的分派與執行通道，包括分派與引退增加到8個寬度，執行窗口增大，一體化ALU調度器數量更多，包括六個ALU與四個AGU。

浮點與矢量執行單元那部分，最核心變化就是在Zen 4架構引入AVX-512指令集的基礎上，從僅支持256位數據寬度，強化為支持完整的512位。

256位下的靈活性更高，因為不是所有的指令都需要用到512位這么寬，而現在加入512位滿血版之后，可長可短，可以在保持靈活性的同時，大大提升執行效率和性能。

更耐人尋味的是，Intel方面由于異構混合架構設計的緣故，新一代的Lunar Lake、Arrow Lake都不支持AVX-512，何時能夠回歸也不一定。

誰能想到，Intel當年的獨門武器，如今反而成了AMD的私房菜。

另外，浮點單元的流水線有6條，FADD指令的延遲只有2個時鐘周期。

載入存儲單元部分大大提升了數據帶寬，其中一級數據緩存容量從32KB增大到48KB，同時從8路增強為12路。

通往一級緩存、浮點單元的最大帶寬，也比上代翻了一番，并改進了相應的數據預取。

另外，數學加速單元的性能有了突飛猛進，單核心執行數學學習、AES-XTS指令的速度分別可提升最多32％、35％。

這有啥好處？當然是可以極大地加速AI運算的效率，更適應當下環境，特別是在EPYC處理器中搭配Instinct加速器，效果更是相得益彰。

憑借這一系列改進，Zen 5架構的IPC提升平均多達16％(可以理解為同頻性能提升)，部分場景提升甚至高達35％。

其中貢獻最大的是指令執行與引退部分的改進，然后是數據帶寬、指令解碼與OP緩存的提升，最后是指令預取與分支預測的變化。

根據歷年的官方數據，Zen+、Zen 2、Zen 3、Zen 4相比前代的IPC提升平均幅度分別為3％、15％、19％、13％。

五代六個版本演進累積下來，Zen 5相比于初代Zen IPC平均提升幅度已經高達約85％！

別忘了頻率也在不斷拉高，初代最高只有4.0GHz，如今已經高達5.7GHz，提升幅度約43％。

產品方面，面向臺式機的銳龍9000系列，會使用純粹的Zen 5，還是CCD＋IOD的組合。

CCD部分工藝從5nm升級為4nm，每個里邊最多8核心，總計最多16核心。

IOD部分沿用銳龍7000系列的，因此還是6nm，集成兩個RDNA 2架構的GPU圖形核心。

移動端的銳龍AI 300系列全部都是Zen 5、Zen 5c的組合，如上圖右下角部分，下方四個橙色調的是Zen 5，上方八個紫紅色調的是Zen 5c。

不同于Intel異構架構，Zen 5、Zen 5c還是完全相同的架構設計、IPC性能、ISA指令集，不同之處只是后者緩存更小、頻率更低(但能效更高)。

銳龍AI 300系列的制造工藝為4nm，和上代銳龍7000/8000系列一樣。

在數據中心端，第五代Turin EPYC將在今年下半年發布，使用先進的4nm、3nm工藝組合，這也是AMD第一次引入3nm。

Turin EPYC將升級到多達192核心384線程，新特性方面官方特別提到了基于Trust IO功能的AI加密，無疑可以更好地滿足當今的云端AI部署需求。

接下來，我們將會看到Zen 6、Zen 6c，后續的Zen 7也在研發之中，你猜都會用什么工藝？